

主要產業總評：AI 升級測試先行



- AI 晶片從單一裸晶走向異質整合封裝，加上高頻寬記憶體 HBM 堆疊、共封裝光學 CPO 等新技術陸續量產，使得測試流程的插入點大幅增加、測試時間拉長，直接推升對測試機、探針卡、測試插座與老化設備的需求。
- 測試流程正呈現左移趨勢，把品質把關的節點提前到晶圓階段，以確保出貨前就能篩掉不良裸晶，避免昂貴的先進封裝良率因單一瑕疵裸晶而報廢。同時，CPO 等新封裝型態正在創造全新的測試插入點，這是傳統測試流程中不存在的商機，也讓測試介面廠商從單純的耗材供應商，躍升為與晶片同步設計的策略夥伴。
- 測試產業的重要性提升，加上先進封裝與 AI 晶片的供應持續受限，使得掌握關鍵技術與產能的廠商議價能力增強。台灣廠商在探針卡與測試插座領域已具備國際競爭力，但投資人也應留意技術路線尚未定案、資本支出大增後的稼動率風險，以及 AI 需求若不如預期時對整體測試供應鏈估值的連鎖衝擊。

晶片升級，測試先行

近期全球資本市場最熱議的話題，仍離不開人工智慧 (AI) 晶片的軍備競賽，但市場的目光正逐漸從晶圓製造與封裝，延伸到一個過去經常被忽略的環節：測試。截至 2026 年 8 月，半導體測試產業在 AI 應用與資料中心建設的強勁需求推動下持續走強，依世界半導體貿易統計組織 (WSTS) 預估，2026 年全球半導體市場規模將達 9,750 億美元、年增 26.3%，其中高階測試需求是最直接的受惠環節之一。日本測試龍頭愛德萬測試 (Advantest, 6857 JP)*剛公布的最新一季財報顯示，銷售額、營業利益與淨利潤同步創下歷史新高，並罕見地上調全年展望。先說結果，再談原因：測試設備廠商的財報之所以能屢創新高，根本原因在於 AI 晶片本身的複雜度已經今非昔比，過去被視為製程附屬工序的測試，如今已成為決定晶片能否順利出貨的關鍵守門員。

AI 晶片越複雜，測試越吃重

在過去單一裸晶 (monolithic die) 的時代，晶片的封裝缺陷與全速功能通常只需要在封裝完成後進行測試，測試流程相對單純。但隨著 AI 晶片走向異質封裝※，不同製程節點、甚至來自不同製造商的裸晶(例如 HBM

記憶體裸晶)被整合在同一個封裝裡，任何一顆裸晶出問題，都可能導致整個高價值封裝模組報廢。

已知良品晶粒 KGD, Known Good Die※為何重要？

當把多顆晶粒組裝到同一個基板 Substrate 或中介層 Interposer 上時，只要其中有一顆晶粒有瑕疵(圖中標示 FAIL 的晶粒)，整個封裝好的昂貴模組就必須直接報廢(即圖 1 右下角的紅叉)。


故模組良率=(單晶粒良率)^N。

當單晶粒良率僅有 90% 時，若模組整合了 10 顆晶粒，最終模組良率將暴跌至不到 35%，產品的基礎生產成本是各個組件成本的相加(線性成長)，然而，良率損失導致的報廢成本不是相加，而是相乘(指數型成長)。因為只要 N 顆晶粒中有任何一顆瑕疵，整組封裝成本(包含其他正常晶粒與昂貴的中介層/基板)全部都要一起報廢。良率降低所導致的虧損金額，是以指數級的方式放大。

先進封裝技術是高階晶片製作的產業獲利核心瓶頸。

因此業界的共同趨勢是把測試提前到封裝前，先在晶圓階段就找出瑕疵裸晶，這樣才能有效降低報廢成本、最大化封裝良率。這種「左移」趨勢加上老化測試 (Burn-in)※、系統級測試 (SLT)※等新增插入點，正推動測

AI 時代的測試流程： 在封裝前發現故障，以降低報廢成本並最大化封裝良率



試設備與耗材市場在 2023 到 2028 年間維持 6% 以上的年複合成長率，2024 年總市場規模已達 154 億美元，其精測卡佔比最大，測試介面板次之。


※異質封裝：將不同製程節點、甚至不同製造商生產的裸晶整合在同一封裝內的先進封裝技術。

※已知良品裸晶 KGD (Known Good Die)：經過測試確認功能正常的裸晶，用於確保後續封裝良率。

※老化測試 (Burn-in) 是在封裝後對晶片施加高溫、高電壓等加速應力條件，並持續運作一段時間，以提早篩出早期失效 (infant mortality) 的不良品，確保出廠產品的可靠性。

※系統級測試 (SLT) 則是將晶片實際裝載到接近真實使用情境的系統平台上執行測試，以驗證其在完整系統中與其他元件協同運作的功能與效能是否符合規格。

圖 1 多晶片模組良率與單晶粒良率對比



資料來源：Nomura，2026/07/24


老化測試從車用走向 AI 晶片標配

老化測試原本是車用、航太、醫療等對可靠性要求極高產業的強制流程，做法是讓晶片在攝氏 100 度以上的高溫與超過額定的電壓下運作數小時甚至更久，透過壓力提前引爆潛在瑕疵，避免晶片出貨後才故障。由於 AI 與高效能運算晶片單顆封裝的內容價值極高，一顆

HBM 堆疊裡可能包含十餘顆裸晶與數以萬計的鍵合介面，只要其中一個早期失效，就足以報廢整個先進封裝模組，這使得老化測試的重要性快速提升，篩選甚至已經提前到晶圓級老化 (WLBI) ※階段，又因為熱功耗大幅飆升，測試強度不減反增。

※晶圓級老化 WLBI (Wafer Level Burn-in)：在晶圓階段就進行老化測試，較傳統封裝後老化測試更早介入。

圖 2 NVIDIA 單顆晶片熱功耗與預估



資料來源：Nomura，2026/07/24

CPO 開啟測試新戰場

台積電於 2021 年首次提出緊湊型通用光子引擎 (COUPE) 概念，並透過混合鍵合技術將電子 IC 與光子 IC 結合。共封裝光學 CPO 將光學元件與晶片直接封裝在一起，是解決資料中心高速傳輸功耗與訊號衰減問題的重要技術路線，但也為測試供應鏈開創出前所未有的全新市場，也就是同時涵蓋光學與電氣訊號的「光電測試」。依野村證券的產業通路調查，CPO 製程大致可拆解為 4 到 5 個測試插入點：

插入階段 1：電氣 IC (EIC) 與光子 IC (PIC) 各自的


單面晶圓級測試。

插入階段 2：混合鍵合後的 EIC 與 PIC (EPIC) 雙面晶圓級測試。

插入階段 3：光學引擎 (OE) 在切割後、封裝前後的裸晶級測試。

插入階段 4：光學引擎安裝至基板後的模組/系統級測試。

圖 3 CPO 各個測試階段分類



資料來源：Nomura，2026/07/24

測試節點目前仍存在重大不確定性，包括雙面晶圓測試的解決方案尚未底定、裸晶級與封裝級測試是否都需要進行，以及量產後的良率表現如何，都還有待觀察。儘管如此，野村認為 CPO 是半導體製造中痛苦卻不可避免的轉變，一旦技術瓶頸突破、市場成熟，測試供應商可望迎來嶄新的商機格局。

■ 測試設備與介面上中下游產業鏈

上游 測試機 (ATE) 與晶圓探針台：此環節掌握測試流程的核心運算與量測能力。全球測試機龍頭為愛德萬測試*與泰瑞達 (TERUS) *，兩者在輝達*、超微*、Google*等主要 AI 晶片客戶的最終測試環節幾乎壟斷市場；晶圓探針台則由東京電子*與東京精密*等日廠主導。

中游 測試介面：探針卡、載板與測試插座：這是連接測試機與待測晶片的實體與電氣「橋樑」，依晶片設計客製化程度極高，是台廠最具優勢的領域。晶圓探測 (CP) ※階段使用探針卡，主流是微機電系統 (MEMS) ※探針卡，目前佔市場約 70%，全球前五大廠商 Technoprobe*、FormFactor*、Micronics Japan*、旺矽與 JEM*合計囊括約 7 成市占。最終測試 (FT) ※階段則使用載板與測試插座，載板需承受高速訊號的嚴格阻抗與長度匹配要求，是以組裝完成、經電氣驗證的高單價單元交付；老化板 (BIB) ※則需要承受長時間高溫與電壓應力。

下游 分選機與系統整合：分選機 (handler) ※負責在

最終測試與老化測試階段搬運與定位晶片，主要廠商包括台灣的鴻勁精密與致茂，以及美系的 Cohu*、inTEST*。近年產業出現「生態系共同設計」的趨勢，測試機、板卡與探針之間的協同開發價值大幅提升，代表案例是 FormFactor*、愛德萬測試*與東京電子*共同開發的 TRITON 系統，針對單面晶圓測試進行整合設計，使測試介面硬體從單純耗材，躍升為晶片客戶必須綁定合作的策略資產。

※測試機 ATE (Automated Test Equipment)：自動化執行晶圓或晶片特定測試程式的設備。

※微機電系統 MEMS (Micro-Electro-Mechanical Systems)：結合微型機械與電子元件的技術，此處應用於探針卡的精密探針結構。

※晶圓探測 CP (Circuit Probe)：晶圓階段對裸晶進行的功能測試。

※最終測試 FT (Final Test)：晶片封裝完成後的整體功能測試。


※老化板 BIB (Burn-in Board)：用於老化測試階段、承載大量晶片並施加高溫高壓應力的板卡。

※分選機 Handler：測試流程中負責搬運、定位晶片的自動化設備。

■ 測試耗材與設備市場展望

研究機構估計，整體測試設備與耗材市場在 2025 年至 2030 年間將以超過 5% 的年複合成長率成長，預計於 2030 年達到 230 億美元的規模，高階先進封裝測試在 2024-2029 預估期間的複合年均成長率達 31%。

圖 3 高階先進封裝測試市場規模



資料來源：Yole，Nomura，2026/07/24

首先，探針卡佔測試連接市場的 40% 以上。微縮間距的物理限制使得 MEMS 探針成為高階製程唯一可行的解決方案，目前已佔據約 70% 的市場份額。隨著測試左移趨勢，探針卡市場預計從 2025 年的約 28 億美元成長至 2030 年的超過 45 億美元。

其次，測試座與預燒測試座市場規模相對穩定，但內部市佔率正因 AI 爆發而重組。針對 AI 與 HPC 設計的高效能測試座，其單價可能是傳統規格的 2 到 5 倍。為了確保優異的訊號完整性，同軸測試座 (Coaxial sockets)

已成為高階邏輯晶片測試的主流架構。

最後，分類機結合了高精度微機械與熱物理學技術。隨著晶片封裝尺寸持續擴大以及熱設計功耗朝向千瓦級別邁進，封測廠必須採購具備強大主動式熱控制系統 (ATC) 與支援大尺寸托盤的新型分類機。

■ 台灣測試介面各據山頭

台灣圍繞著晶圓代工、無晶圓廠設計與封測完整生態系，孕育出一群特色鮮明的測試介面供應商，旺矽 (MPI)*：擁有自製 MEMS 探針技術，能服務多元的 AI 晶片客戶群，具備較低的客戶集中度風險。公司正積極擴充 MEMS 探針產能以滿足強勁需求，而 CPO 測試設備亦將成為其下一波成長催化劑。穎崙 (WinWay)*：與主要 AI 繪圖晶片廠商保持緊密合作關係，推動其探針卡與同軸測試座業務大幅成長。其開發的 HyperSocket 專利技術結合了彈簧探針與彈性體，預期將在應對超大封裝與高頻測試挑戰中發揮關鍵作用。鴻勁 (Hon Precision)*：專注於 IC 測試分類機與主動式熱控制系統 (ATC)。AI、HPC 與 ASIC 相關設備佔其訂單比重約 80%。憑藉其在散熱控制與高吞吐量自動化設備的專利佈局，鴻勁*有望充分受惠於 AI 晶片散熱需求升級的強勁趨勢。

■ 測試從幕後配角變身關鍵主角

過去投資人聚焦 AI 供應鏈時，往往先想到晶圓代工與先進封裝，測試環節常被視為附屬的後段工序。但隨著晶片複雜度持續攀升，測試流程精密化、規格內容升級，以及 AI 需求外溢帶動的市佔率提升與訂單轉單效應，正在讓測試供應鏈廠商躍居產業鏈中不可或缺的關鍵位置。野村證券維持 AI 景氣循環尚未見頂的看法，認為在測試機、探針卡、測試插座與分選機等領域具備技術門檻與客戶綁定關係的廠商，可望持續受惠於這波先進封裝與 AI 晶片的成長浪潮。

不過，投資人也應保持一定的審慎態度。首先，京元電等廠商資本支出大幅上調後，若終端 AI 晶片需求成長不如預期，稼動率下滑將直接侵蝕獲利；其次，CPO 等新技術的測試流程與供應商選擇仍存在高度不確定性，

量產時程與良率表現都可能低於市場樂觀預期；最後，探針卡三雄股價已大幅超漲，短期若出現獲利了結賣壓，波動風險不容忽視。半導體測試產業在 AI 浪潮下的結構性成長趨勢明確，但個股評價已反映相當樂觀的預期，投資人宜留意基本面能否持續兌現，避免追高。

附表：主要股票市場預估

主要市場預估方面，三大股市指數 3Q26 目標價上週到價，預計持續反彈，惟下調年底收盤價預測，因韓股記憶體族群半導體帶來不確定性，美股財報出現利多不漲，聯準會政策不確定性等因素。(見表 1)

表 1 預估 2026 年股價報酬表現

指數	2026 8/2	2026 3Q	2026 4Q	2027 1Q	2027 2Q	2026 年YTD	2026年
台灣加權	43386	39799	44926	50939	45291	43386	44926
漲跌幅%		-13.7	12.9	13.4	-11.1	49.8	55.1
S&P500	7490	7038	7647	7982	7341	7490	7647
漲跌幅%		-10.6	8.6	4.4	-8.0	9.4	11.7
費半	11311	12326	14703	17061	14485	11311	14703
漲跌幅%		-19.1	19.3	16.0	-15.1	59.7	107.6

資料來源：台北富邦銀行投資研究部，2026/8/3

註 1：當季看漲預估當季最高點，當季看跌預估當季最低點

註 2：季漲跌幅和前一季底值相比

註 3：年漲跌幅和前一年底值相比

本文係由台北富邦銀行提供，係根據市場公開資訊依據專業判斷所為，報告結果僅供讀者參考，並不構成要約、招攬、邀請、宣傳、誘使或任何不論種類或形式之表示、建議或推薦，本文亦不為獲利之保證，讀者個人投資決策仍需自行判斷並承擔風險。本文內容台北富邦銀行不保證其正確性及完整性，並所載述之內容台北富邦銀行保有隨時予以更正或撤回之權利。任何人不得以因信賴該等資料做出投資決策為由，向台北富邦銀行主張任何權利或提出訴訟。另台北富邦銀行保留本文之一切著作權，禁止讀者以任何形式引用、抄襲、複製及轉寄第三人。